PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-111077

(43)Date of publication of application: 24.04.1990

(51)Int.CI.

H01L 29/91

(21)Application number : 63-262930

(71)Applicant: CANON INC

(22)Date of filing:

20.10.1988

(72)Inventor: KOIZUMI TORU


MIZUTANI HIDEMASA

(54) SEMICONDUCTOR RECTIFYING ELEMENT

(57)Abstract:

PURPOSE: To obtain improved current-voltage characteristics by providing crystal grain boundaries without crossing a junction surface of a first and a second conductivity type semiconductor regions and near the junction surface.

CONSTITUTION: An SiO2 film 1 is attached to an n-type silicon crystal substrate and the SiO2 film 1 is eliminated with the center of one single crystal grain as the center so that impurities high concentration region may be formed only within one single crystal grain within a single crystal layer. Then, a BN diffu sion is performed to form a high-concentration p-type semiconductor region 3. The main surface where the p-type semiconductor region 3 and an n-type semiconductor region 2a are polished and crystal grain boundaries 5 are formed at right angles and are formed nearly in parallel to a junction surface 6. Then, an n+semiconductor region 4 is formed to contact the n-type semiconductor region 2a which is adjacent to a single crystal grain where the p+-type semicon ductor region 3 is formed. Thus, by introducing a grain boundary defect effective ly as the recombination center so that the crystal grain boundary 5 may not cross the junction surface 6, high-speed operation is achieved and an improved current-voltage characteristics can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⊕ 公 開 特 許 公 報 (A) 平2-111077

@Int. Cl. 5

識別記号 庁内整理番号 ❸公開 平成2年(1990)4月24日

H 01 L 29/91

7638-5F H 01 L 29/91

C

審査請求 未請求 請求項の数 4 (全6頁)

⑤発明の名称 半導体整流素子

> ②特 願 昭63-262930

22111. 頤 昭63(1988)10月20日

@発 明 小 泉 徾 者 英 正 水

東京都大田区下丸子3丁目30番2号 キャノン株式会社内 東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号

弁理士 山下 穣平

キャノン株式会社

明細數

1 . 発明の名称 .

入 頭 出の

半游体整流案子

2.特許請求の範囲

(1) 第1の導電型半導体領域と第2の導電型半 媒体領域とを接合させることによって構成された 半導体整備案子において、

前記第1の専電型半導体領域と前記第2の導電 型半導体領域との接合面と交わらず、且つ該接合 面の近傍に結晶粒界を設けたことを特徴とする半 退休整流安子。

- (2) 前記第1の導電型半導体領域および前記 第2の導電型半導体領域の少なくとも一方の主表 面と前記結晶粒界とを直角に形成した前水項1記 蔵の半導体整造案子。
- (3) 前記結晶粒界を格子状に設け、前記第1の 導電型半導体領域と第2の導電型半導体領域とを ・千島模様に配置した請求項1記載の半導体整確案

(4) 核形成密度の小さい非核形成面と、単一核 のみより結晶成長するに充分小さい面積を有し、 前記非核形成面の核形成密度より大きい核形成密 **度を有する複数の一定距離を隔てて配置された核** 形成面とが隣接して配された自由表面を有する基 体に、結晶形成処理を施して、前記複数の一定距 雄を期てて配置された核形成面のそれぞれの単一 依より単結晶を成長させて結晶粒界を形成した請 東項2記載の半導体整流電子。

3 . 発明の詳細な説明

[産業上の利用分野]

本発明は半導体整流漢子に係り、特に第1の導 電型半導体領域と第2の導電型半導体領域とを接 合させることによって構成された半導体整流案子 に関する。

〔従来の技術〕

PN接合ダイオードにおいて、スッチング速度 の向上は、強く要望されている。ところが、単結 品を用いたPN接合ダイオードでは、バルク中で のキャリアライフタイムが長いため、ON状態か

特閒平2-111077(2)

らOFF状態に切り換えたとき、狭田している過剰少数キャリアによる遅延時間が長くスイッチング速度に限界があった。

これを解決するために、従来はPNダイオードに重金属、例えばを金を再結合中心として導入したり、多結晶上にPN接合ダイオードを形成し粒界欠陥を再結合中心として利用することで、少数キャリアのライフタイムを短かくし、遅延時間の短縮を図っていた。

[発明が解決しようとする課題]

4()

しかしながら、上記従来例において、金を再結合中心として導入する場合では、金原子に世界集中が生じるという問題点があり、粒界欠陥を再結中心として利用する場合では、高濃度層付近の粒界には不純物が偏折しているため、接合面を横切る結晶粒界に電界集中が生じる問題点があった。

その結果、電界降伏がおこり、暗電液成分の増 加がおきることとなる。

第9図は、PN接合ダイオードの電流-電圧特性を示す特性図である。

る結晶粒界を有する結晶基板を作成する製造工程 について説明する。

以下の製造工程は、 欧州特許出願公開 第0244。081号に開示した結晶成長方法を 用いたものである。

第4図(a) ~(e) は、本発明の実施例の半導体 整流素子に用いる結晶基板を作成する製造工程を 示す維断面図である。

第5図は、SiO₂ 膜上に設けたSi₃ N₄ 膜を示す斜視図であり、第4図(a) に示す製造工程に対応するものである。

まず、第4図(a) および第5図に示すように、
(100) のシリコンウェハー上に無酸化洗を用いて2000Åの非核形成面たるSiO2 膜1を
形成する。このSiO2 膜1上にSi3 N4 膜を
300Å堆積させ、さらに2μmロの大きさで、
間隔 b (ここでは、b=100μm) で配置されるように公知の微細加工技術を用いて前記Si3
N4 膜をパターンニングする。形成された核形成面たるSi3 N4 膜8を以下サイトと呼ぶ。

同図において、破線は電界降伏による暗電流成 分の増加を示すものである。

[課題を解決するための手段]

本発明の半導体整施案子は、第1の導電型半導体領域と第2の導電型半導体領域とを接合させることによって構成された半導体整流案子において

前記第1の導電型半導体領域と前記第2の導電型半導体領域との接合面と交わらず、且つ該接合面の近傍に結晶粒界を設けたことを特徴とする。 [作用]

本発明の半導体整流素子は、結晶粒界を接合面と交わらないように、且つ電極との間に配置し粒界欠陥を有効に再結合中心として導入することで、高速動作可能で良好な電流-電圧特性を持つ半導体整流素子を作製可能とするものである。

[実施例]

以下、本発明の実施例を図面を用いて詳細に説明する。

まず、本苑明の実施例の半導体整流素子に用い

次に、第4図(b) に示すように、SIH2 C Q 2 / H C Q / H 2 / P H 3 系の気相成長法を施すと、SIO2 に比べSI3 N 4 が核形成密度が大きいため、サイト 8 のみに SIの結晶核を形成することができ、サイト 8 を十分小さくすれば、サイト 8 のみに一つだけ SIの結晶核 9 を形成することができる。

次に、第4図(c) に示すように、引き続き結晶を成長させると、サイト8上の一つの結晶核9のみが成長を続けてSi単結晶粒10が形成され、さらにこのSi単結晶粒10を成長させることができる。

次に、第4図(d) に示すように、繰りのサイト 8から成長して来たSi単結品粒10どうしがサイト8間の中央でぶつかり結晶粒界11を形成する。なお、この結晶粒界11は図示したように基板に対して垂直方向に形成される。

次に、第4図(e) に示すように、Si単結晶粒10がぶつかって結晶粒界11が形成された基板を厚さが2μmになるまで研磨し単結晶層2を形

成する。この結果、結晶粒界の位置が 1 0 0 μm 間隔の格子状に制御された、リン (P) 濃度、 1 × 1 0 16 atom / cm³ の n型シリコン結晶基板を得た。

なお、結晶粒界の位置が制御された結晶基板 は、本発明においては重要な構成部材であり、前 述した欧州特許出顧公開第0244,081号に 関示した結晶成長方法を用いて、かかる結晶基板 を形成することができるが、この結晶成長方法に 限定されるものではない。

以上説明した製造工程で作成された n型シリコン結晶搭板を用いて、本発明の半導体整統案子を次のようにして作製することができる。

(実施例1)

第1図は、本発明の実施例1の半導体整流業子 の構成を説明するための部分断面図である。

第2図は、上記半導体整流業子の部分平面図で ある。

第3図は、上記半導体整流素子の結晶粒界の配置を説明するための部分断面図である。

あと、選択的にSi〇2 膜を除去し、A-CVDでPSG膜4000人を堆積させ900℃,30分の熱処理を施し、不純物(P)を拡放させた。そして、第2図に示すように、コンタクトホールをあけ、アルミ(Ag)を蒸者し電極とした。保護膜として、Si〇2 膜を1000A堆積させた。

ここで、重要なことは第3図に示すように、結晶 位界 5 が空乏端 1 2 から拡散 長 L p (L p は 正 孔 の 拡散 長) までの 領域に あるということである。 本実施例においては、 拡散 長 L p は ~ 5 μ m 程度であり、接合面 6 は B N 拡散による横方向の 拡散距離 d も 考慮にいれると結晶 粒界 5 から約2 μ m のところに位置している。また空乏 層 幅は、 2 0 voltで約1 μ m であるため、第3図に 示すように、空乏端 1 2 から 拡散 長 L p 内に 結晶 粒界 5 が位置している。

本実施例においては、空乏端 1 2 から拡散長 しゅまでの領域に過剰少数キャリアが多く存在し ており、この領域内にある再結合中心が最も有効

まず、第1回に示すように、前記ュ型シリュシ 結晶基板に対しSIO2膜を5000人つける。 単結晶層2の中の一単結晶粒の中のみに不縁物高 遺度領域ができるように一単結晶粒の中央を中心 として、93μ四角でSIO2 膜を除去する。こ れをマスクとしてBN拡散を10000、2時間 で行い、拡散層を下地まで到達させて高温度の p型半導体領域3を形成する。第3図において、 13はBN拡散のマスク用酸化膜を示し、cは結 晶柱界 5 から S i:O 2 膜の端部までの距離(ここ では約3.5μm)、 dはBN拡散による機方向 の拡散の距離(深さの70%程度で、ここでは 約1・4 μm)を示す。p型半導体領域3 および n型半導体領域2 aの研磨を行った主衷面と結晶 粒界5とは直角に形成されており、接合面6とほ ぼ平行に形成されている。

この P * 翌半導体領域3が形成されている単結 晶粒に膀接する n 型単結晶粒 (n 翌半導体領域 2 a) にコンタクトを取るための n * 半導体領域 4 を形成するため、熱酸化膜を 4 0 0 0 入つけた

に働くことから、この領域中にある欠陥の数がスイッチングの高速化が可能である。すなわち、本

売明は、結晶 粒界 を接合面と交わらないよう
に、且つ電極との間に配置し粒界欠陥を有効に円
結合中心として導入することで、高速動作可能で
良好な電流一電圧特性を持つ半導体整流案子を可

能にしたのである。

牧界欠陥は欠陥準位が金の0.2eVよりも中央にあると考えられ、金よりも有効な再結合中心として働く。そしてその密度は約10½~10⅓/cm² であるため、金を再結合中心に用いたときの10⅓/cm³ 以上に対応する。この結果逆方向電流密度は~10~8 AとCz法によって得られた単結晶基板に作成したものと遜色ない。

本実施例の半導体整施案子は、低暗電流の良好な I - V 特性を示し、なおかつ第8回に示す回路を用いて、

となるよう外部回路を設定し、逆方向回復時間を

測定したところ、~5nsecという高速スイッチング特性を示した。

(実施例2)

本実施例は、前述した実施例1を二次元に配置したものである。

第 6 図は、本発明の実施例2の半導体整流素子の構成を示す部分平面図である。

第7図は、上記半導体整放業子の配線状態を示す部分平面図である。

第6図に示すように、本実施例は千島模様、すなわち、P型半導体領域とN型半導体領域とが列、行とで交互に配置されている。なお、第6図は10×10のマトリクスに配置したものの一部を示すものである。

本実施例の半導体整流表子についても、実施例1と同様に欧州特許山 類公 関第 0 2 4 4 。 0 8 1 号に開示した結晶成長方法を用いて作成することができ、ガス系は S i C 2 2 H 2 / H 2 / H C 2 系で、結晶粒径が 5 0 μ 皿となるように成長させたのち、単結晶層の厚さが 2 μ 皿となるま

となるよう外部回路を設定し、逆方向回復時間を 測定したところ、~5ggecという高速スイッ チング特性を示した。

[発明の効果]

以上詳細に説明したように、本発明による半導体整施業子によれば、I-V特性が良好で且つ逆方向回復時間が、nsecオーダーの高速動作が可能な半導体整流案子の実現が可能となった。

4. 図面の簡単な説明

第1図は、木発明の実施例1の半導体整度素子 の構成を説明するための部分断面図である。

第2 図は、上記半導体整施素子の部分平面図で ある。

第3図は、上記半導体整流素子の結晶粒界の配置を説明するための部分断面図である。

第4図(a) ~ (e) は、本発明の実施例の半導体 整流業子に用いる結晶結板を作成する製造工程を 示す縦断面図である。

第5図は、SiO2 膜上に設けたSi3 N4 膜を示す針視図である。

で研磨した。

以下、実施例1と同様な条件で、P+ 層。N+ 層を設けたのち、コンタクトホールおよびA2配線を形成し、さらに保護膜としてスパッタ法によってSiO2を10000Å堆積させた。

なお、実施例1においては、デバイスが占有する面積に比して充分な接合面積を得ることができないため、比較的大きな電流を必要とする場合には充分対応ができないが、本実施例においては、 千島模様に配列することにより、同じ面積で2倍以上の電流値を得ることができる。従って、このような配置をとることで、少ないスペースに大きい接合面積を持つ半導体整備案子も作製可能となる。

本実施例において得られた半導体整流素子は、 第9図の実線に示すように良好なI - V 特性が得 られ、且つスイッチング速度は、第8図に示す回 路を用いて、

$$\frac{I_{f}(V_{f})}{V_{g}/R} \sim 100$$

第6図は、本発明の実施例2の半導体整流素子の構成を示す部分平面図である。

第7図は、本発明の実施例2の半導体整流案子の配線状態を示す部分平面図である。


第8図は、木発明の実施例の半導体整施案子の 逆方向回復時間を測定した回路を示す回路図であ


第9図は、PN接合ダイオードの電流-電圧特性を示す特性図である。


1:SiO₂ 膜、2:単結晶層、3:p型半導体領域、4:n+半導体領域、5:結晶粒界、6:接合面、12:空乏端、13:BN拡散のマスク用酸化膜。


代理人 弁理士 山 下 穰 平

特開平2-111077(5)












特開平2-111077(6)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked	d:
☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LÌNES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
□ OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.